PERCOBAAN 1
MODUL 2
1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
a. IC 74LS112 (J-K Flip-Flop)
b. CD4013B (D Flip-Flop)
c. Power DC
Gambar 6. Power DC
d. Switch (SW-SPDT)
Gambar 7. Switch
e. Logicprobe atau LED
Gambar 8. Logic Probe
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Prinsip Kerja J-K Flip Flop (falling edge triggered)
J-K Flip Flop akan mengubah keluarannya hanya pada saat falling edge clock,
yaitu ketika sinyal clock berubah dari logika 1 ke 0. Pada kondisi ini,
kombinasi input J dan K menentukan keadaan Q berikutnya. Jika J=0 dan
K=0 maka keluaran tetap (hold), jika J=0 dan K=1 maka Q di-reset menjadi
0, jika J=1 dan K=0 maka Q di-set menjadi 1, sedangkan jika J=1 dan K=1
maka Q akan toggle atau berbalik dari keadaan sebelumnya. ketika rising
edge clock, keluaran Q tetap stabil.
Prinsip Kerja D Flip Flop (rising edge triggered)
D Flip Flop bekerja dengan prinsip bahwa keluarannya hanya berubah pada saat rising edge clock,
yaitu ketika sinyal clock berubah dari logika 0 ke 1. Pada saat itu,
nilai keluaran Q akan langsung mengikuti nilai input D. Jika D=1 maka Q
menjadi 1, dan jika D=0 maka Q menjadi 0. Di antara tepi naik clock,
keluaran tidak berubah sehingga D Flip Flop berfungsi sebagai penyimpan
data sinkron yang hanya memperbarui output ketika terjadi rising edge.
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
7. Link Download [Kembali]
Video Simulasi percobaan [Download]
Tidak ada komentar:
Posting Komentar